Verkleidung von Leiterplatten: Methoden und Herausforderungen

Datum: 2017-07-20 10: 18: 06Zurück zur Liste

Leiterplatten (PCB) müssen während der Fertigungs-, Versand- und Montageprozesse sicher gehalten werden, um eine Beschädigung des Gerätes zu vermeiden.

Verkleidungs-PCBs ist ein Weg, um ihre Integrität zu schützen.

Darüber hinaus ermöglicht die Panelisierung PCB-Hersteller, mehrere Boards gleichzeitig zu montieren, wodurch Kosten und Produktionszeit reduziert werden. Die Verkleidung muss ordnungsgemäß durchgeführt werden, damit die Leiterplatten während der Trennung nicht kaputt oder anderweitig beschädigt werden.

Im Folgenden finden Sie eine Diskussion über PCB-Panel-Methoden, sowie einige Herausforderungen, die auftreten können.

Methoden:

1) Verkleidung

Verkleidung, Auch bekannt als Array-Format, Wird verwendet, um mehrere Platten zu verarbeiten, während sie zusammen in einem einzigen Substrat gehalten werden. Der Prozess ermöglicht es PCB-HerstellernPflegen hohe Qualität bei gleichzeitiger Senkung der Kosten

Die beiden gängigsten Methoden der Panelisierung sind V-Rillen-Panel und Break-to-Tab oder Tab-Route-Panelisierung.

V-Nut-Verkleidung - Diese Methode beinhaltet das Schneiden von 1 / 3 die Dicke der Platte von oben und unten mit einem 30- bis 45-Grad kreisförmigen Schneidmesser. Die verbleibende Platte ist sehr stabil und wird von der Maschine abgesenkt, um Stress auf der Leiterplatte zu vermeiden.V-Groove-Panelisierung wird dort verwendet, wo keine überhängenden Komponenten vorhanden sind.

Tab-Route-Panelisierung Diese Methode erlaubt es, PCBs gleicher oder unterschiedlicher Designs zusammenzustellen. Zwischen den perforierten Laschen und den Spuren und den oberflächenmontierten Teilen bleibt Platz. Das reduziert die Oberflächenbelastung und vermeidet das Splittern.

2) Depanelisierung

Depanelisierung entfernt einfach einzelne PCBs aus dem Array. Mehrere verschiedene Methoden werden verwendet, um PCB-Arrays zu depanieren:

  • Breaking by Hand - Nur für dehnungsbeständige Schaltungen geeignet.
  • Pizza-schneider - Wird auf V-Rillen verwendet. Am besten für das Schneiden von sehr großen Platten in kleinere, ist diese Methode preiswert und wartungsarm.
  • Lochung - Eine zweiteilige Leuchte schlägt einzelne Leiterplatten aus. Höhere Kapazität, aber höhere Wartung und Kosten.
  • Depaneling Router - Einzelplatinen werden über Tabulatoren verbunden; Der Router fährt die Laschen aus. Kann Bögen schneiden und sich in scharfen Winkeln drehen, aber die Kapazität ist niedriger.
  • Sah - Kann bei hohen Vorschubgeschwindigkeiten auftreten, sowohl V-Rillen- als auch Nicht-V-gerillte Leiterplatten schneiden.
  • Laser - Geringe mechanische Belastung und präzise Toleranzen, hat aber einen höheren Anfangskostenaufwand.

Challenges:

Die Panelisierung stellt in mehreren Bereichen eine Reihe von Herausforderungen dar:

  1. Depanelisierung - Nachteile einiger Depanisierungsmethoden:
  • Die Verwendung eines Routers kann vor dem Versand eine zusätzliche Reinigung erfordern. Diese Methode erzeugt viel Staub, der ausgesaugt werden muss.
  • Sägen können nur in geraden Linien schneiden, also sind nur für bestimmte Arrays geeignet.
  • Laser sollten nur mit einer optimalen Plattendicke von 1 mm oder weniger verwendet werden.
  1. Überhängende Teile - Vorverfolgung erfordern, um Störungen der Depanelisierung zu vermeiden:
  • Komponenten, die eine Kante überhängen, können in benachbarte Teile fallen.
  • Überhängende Bauteile können bei der Entleerung durch ein Sägeblatt oder einen Fräser beschädigt werden.
  1. Unvollständige Datendateien - manchmal unvollständige Dateien werden dem Hersteller zur Verfügung gestellt, was die Kosten auf mehrere Arten erhöhen kann:
  • "Breakaway-Löcher" oder "Maus-Bissen" - Diese kleinen Löcher erlauben es, dass kleine Leiterplatten in einem Array verwendet werden. Das Bohren dieser Löcher lässt raue Kanten. Wenn die Mausbisse nicht in der Datendatei angezeigt werden, erhöht die unerwartete zusätzliche Arbeit, um die Kanten zu entfernen, die Arbeitskosten.
  • Kumulative und registrierungstoleranzen - Wenn in der Datendatei keine engen Toleranzen angegeben sind, kann die kumulative Wirkung von winzigen Abweichungen zu einem Ausfall führen. Mit mehr Brettern im Array kann die Registrierung außerhalb des Zentrums liegen.
  • Schwierigkeiten bei der Fehlerbehebung - Ohne vollständige Daten, Probleme wie eine kurze während Power-Boden kurze Tests können extrem schwer zu verfolgen zurück zu ihrer Quelle.

Unter Berücksichtigung der oben genannten Methoden und Herausforderungen kann ein erfahrener Leiterplattenhersteller Probleme vermeiden, bevor sie auftreten. Arbeiten mit einer herausragenden Leiterplatte suppLier wie SUnthone Wird sicherstellen, dass Ihre verkleidete Leiterplatte funktioniert, wie es sollte, ist kostengünstig und erfüllt die höchsten Industriestandards.